ข่าว Hazard3 คอร์ RISC-V แบบโอเพนซอร์ส ออกแบบคนนเดียว ใช้งานจริงแล้วในชิป RP2350

[News]

หลังจาก Raspberry Pi เปิดตัวชิป RP2350 ไป ฟีเจอร์อย่างหนึ่งของชิปนี้คือมีคอร์ Hazard3 อยู่ด้วย โดยคอร์นี้ออกแบบโดย Luke Wren วิศวกรของ Raspbery Pi เอง

Hazard3 เป็นการลดรูปจาก Hazard5 ที่ Luke ออกแบบไว้ก่อนหน้านี้ การออกแบบเน้นความเรียบง่ายเพราะมีการทำงานเพียง 3 ขั้น คอร์นี้อิมพลีเมนต์ชุดคำสั่ง RV32I พร้อมส่วนเสริมอีกชุดหนึ่ง เช่น ชุดคำสั่งคูณหารเลขจำนวนเต็ม, คำสั่งหน่วยความจำแบบ atomic, ชุดคำสั่งสำหรับการบีบอัดข้อมูล, ชุดคำสั่ง bit manipulation กระบวนการออกแบบใช้เวลาหลัง fork code จาก Hazard5 เพียงไม่ถึงสัปดาห์

สำหรับผู้สนใจสามารถคอมไพล์ซีพียูใส่ FPGA เพื่อทดลองได้ ทาง Luke ได้ทดสอบซีพียูนี้กับบอร์ด ULX3S (ราคา 145 ดอลลาร์) และบอร์ด iCEBreaker (ราคา 79.95 ดอลลาร์) ตัวโค้ดมีสัญญาอนุญาตแบบ Apache 2.0 จึงใช้งานได้แทบทุกรูปแบบ

สถาปัตยกรรม RISC-V นั้นเป็นเพียงสถาปัตยกรรมชุดคำสั่ง จำเป็นต้องมีโค้ดที่อิมพลีเมนต์คำสั่งต่างๆ ออกมาเป็นวงจร ซึ่งบางแบบก็อาจจะเป็นการออกแบบแบบปิดซอร์ส การที่ Hazard3 จะถูกใช้งานในวงกว้างเพราะติดไปกับชิป RP2350 แถมยังเปิดให้นำไปใช้งานในที่อื่นๆ ได้จึงน่าจะเป็นโอกาสให้มีการใช้ซอฟต์แวร์สำหรับซีพียู RISC-V มากขึ้น

ที่มา - RISC-V

Topics:
RISC-V
CPU

Continue reading...

 

ข่าว  Flipboard ประกาศรองรับ Fediverse เต็มรูปแบบ บัญชีอื่นในเครือข่ายสามารถกดติดตามและโต้ตอบได้

ข่าว  Enzo Biochem ถูกปรับฐานละเลยความปลอดภัยไซเบอร์จนข้อมูลหลุด พบแชร์รหัสผ่านกัน 5 คน ไม่เคยเปลี่ยนรหัส 10 ปี