Huawei เปิดตัวเทคโนโลยีออกแบบชิปใหม่ที่แก้ปัญหากฎของมัวร์ คาดได้ชิปเทียบเท่า 1.4 นาโนเมตร ภายในปี 2031
Body
Huawei เปิดเผยในงานสัมมนาวิชาการ ISCAS ของ IEEE ถึงแนวทางการออกแบบและพัฒนาชิปใหม่ที่เรียกว่า LogicFolding เพื่อแก้ปัญหากฎของมัวร์ที่มีข้อจำกัดมากขึ้นในการเพิ่มจำนวนทรานซิสเตอร์สองเท่าทุกสองปี โดย Huawei บอกว่าแนวคิดการออกแบบใหม่นี้จะเน้นไปที่การลดระยะเวลาการส่งข้อมูล เรียกว่าการย่อขนาดแบบเทา (τ) หรือ Tau Scaling Law
แนวทางของ Tau Scaling Law จะเน้นการปรับปรุงประสิทธิภาพของชิป 4 ด้าน ตั้งแต่ระดับอุปกรณ์ที่ลดความต้านทานและความจุไฟฟ้า, ระดับวงจร ใช้สถาปัตยกรรมใหม่ LogicFolding ที่ย่อสายไฟในวงจรให้สั้นลง, ระดับชิป ออกแบบซอฟต์แวร์ สถาปัตยกรรม และซิลิคอนร่วมกันให้รองรับเวิร์กโหลดอย่างเหมาะสม และที่ระดับ System ออกแบบโปรโตคอลใหม่ในการสื่อสารกับระบบคอมพิวเตอร์
Huawei บอกว่าบริษัทใช้ Tau Scaling Law ในการพัฒนาชิปสำหรับสมาร์ทโฟนและเซิร์ฟเวอร์ AI มานานหกปีแล้ว มีชิปที่พัฒนาออกแบบ 381 รุ่น โดยชิป Kirin รุ่นใหม่ที่กำหนดออกมาปลายปี 2026 นี้ จะเป็นชิปตัวแรกที่ใช้สถาปัตยกรรม LogicFolding และตามการปรับปรุงประสิทธิภาพต่อเนื่องคาดว่าในปี 2031 บริษัทจะได้ชิปขั้นสูงที่มีความหนาแน่นทรานซิสเตอร์เทียบกับชิประดับ 1.4 นาโนเมตร
ที่มา: Huawei
arjin Mon, 25/05/2026 - 20:10
Continue reading...
Body
Huawei เปิดเผยในงานสัมมนาวิชาการ ISCAS ของ IEEE ถึงแนวทางการออกแบบและพัฒนาชิปใหม่ที่เรียกว่า LogicFolding เพื่อแก้ปัญหากฎของมัวร์ที่มีข้อจำกัดมากขึ้นในการเพิ่มจำนวนทรานซิสเตอร์สองเท่าทุกสองปี โดย Huawei บอกว่าแนวคิดการออกแบบใหม่นี้จะเน้นไปที่การลดระยะเวลาการส่งข้อมูล เรียกว่าการย่อขนาดแบบเทา (τ) หรือ Tau Scaling Law
แนวทางของ Tau Scaling Law จะเน้นการปรับปรุงประสิทธิภาพของชิป 4 ด้าน ตั้งแต่ระดับอุปกรณ์ที่ลดความต้านทานและความจุไฟฟ้า, ระดับวงจร ใช้สถาปัตยกรรมใหม่ LogicFolding ที่ย่อสายไฟในวงจรให้สั้นลง, ระดับชิป ออกแบบซอฟต์แวร์ สถาปัตยกรรม และซิลิคอนร่วมกันให้รองรับเวิร์กโหลดอย่างเหมาะสม และที่ระดับ System ออกแบบโปรโตคอลใหม่ในการสื่อสารกับระบบคอมพิวเตอร์
Huawei บอกว่าบริษัทใช้ Tau Scaling Law ในการพัฒนาชิปสำหรับสมาร์ทโฟนและเซิร์ฟเวอร์ AI มานานหกปีแล้ว มีชิปที่พัฒนาออกแบบ 381 รุ่น โดยชิป Kirin รุ่นใหม่ที่กำหนดออกมาปลายปี 2026 นี้ จะเป็นชิปตัวแรกที่ใช้สถาปัตยกรรม LogicFolding และตามการปรับปรุงประสิทธิภาพต่อเนื่องคาดว่าในปี 2031 บริษัทจะได้ชิปขั้นสูงที่มีความหนาแน่นทรานซิสเตอร์เทียบกับชิประดับ 1.4 นาโนเมตร
ที่มา: Huawei
arjin Mon, 25/05/2026 - 20:10
Continue reading...